ПРЕОБРАЗОВАТЕЛЬ «НАПРЯЖЕНИЕ-ТОК»

ПРЕОБРАЗОВАТЕЛЬ «НАПРЯЖЕНИЕ-ТОК»


RU (11) 2331964 (13) C1

(51) МПК
H03F 3/343 (2006.01) 

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ 
Статус: по данным на 05.12.2008 - действует 

--------------------------------------------------------------------------------

Документ: В формате PDF 
(21) Заявка: 2007118881/09 
(22) Дата подачи заявки: 2007.05.21 
(24) Дата начала отсчета срока действия патента: 2007.05.21 
(45) Опубликовано: 2008.08.20 
(56) Список документов, цитированных в отчете о поиске: SU 1506515 A1, 07.09.1989. SU 1483600 A1, 30.05.1989. US 5389893 A, 14.02.1995. 
(72) Автор(ы): Прокопенко Николай Николаевич (RU); Ковбасюк Николай Васильевич (RU); Конев Даниил Николаевич (RU) 
(73) Патентообладатель(и): ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) (RU) 
Адрес для переписки: 346500, Ростовская обл., г. Шахты, ул. Шевченко, 147, ЮРГУЭС, Патентная служба 

(54) ПРЕОБРАЗОВАТЕЛЬ "НАПРЯЖЕНИЕ-ТОК"Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства преобразования аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях, перемножителях напряжения, компараторах и т.д.). Преобразователь «напряжение-ток», содержащий входной дифференциальный каскад (1), реализованный на основе первого (2) и второго (3) входных транзисторов, между эмиттерами которых включен масштабный резистор (4), а кроме этого эмиттеры связаны с первым (5) и вторым (6) источниками опорного тока, симметричную цепь нагрузки(7) входного дифференциального каскада (1), связанную с коллекторами входных транзисторов (2) и (3) входного дифференциального каскада (1), а также первым (8) и вторым (9) входами выходного дифференциального каскада (10), реализованного на первом (11) и втором (12) выходных транзисторах и источнике опорного тока (13) в их общей эмиттерной цепи, причем база первого выходного транзистора (11) выходного дифференциального каскада (10) является его первым входом (8), соединенным с коллектором первого входного транзистора (2) входного дифференциального каскада (1), а база второго выходного транзистора (12) выходного дифференциального каскада (10) является его вторым входом (9), соединенным с коллектором второго входного транзистора 3 входного дифференциального каскада (1), подсхему нагрузки (14). В схему введены первый (15) и второй (16) дополнительные транзисторы, коллекторы которых связаны с подсхемой нагрузки (14), эмиттер первого дополнительного транзистора (15) связан с коллектором первого выходного транзистора (11) выходного дифференциального каскада (10), база подключена ко второму источнику опорного тока (6), эмиттер второго дополнительного транзистора (16) соединен с коллектором второго выходного транзистора (12) выходного дифференциального каскада (10), а база подключена к первому источнику опорного тока (5). Технический результат - повышение крутизны выходной характеристики. 7 ил. 




ОПИСАНИЕ ИЗОБРЕТЕНИЯ


Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства преобразования аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях, перемножителях напряжения, компараторах и т.д.).

Известны схемы классических преобразователей «напряжение-ток» на основе дифференциальных каскадов с симметричной нагрузкой в виде резисторов (или р-n переходов) и местной отрицательной обратной связью, которые нашли широкое применение в современных аналоговых микросхемах [1-22].

Ближайшим прототипом (фиг.1) заявляемого устройства является преобразователь «напряжение-ток», описанный в патенте США №5389893, фиг.5, содержащий входной дифференциальный каскад 1, реализованный на основе первого 2 и второго 3 входных транзисторов, между эмиттерами которых включен масштабный резистор 4, а кроме этого эмиттеры связаны с первым 5 и вторым 6 источниками опорного тока, симметричную цепь нагрузки 7 входного дифференциального каскада 1, связанную с коллекторами входных транзисторов 2 и 3 входного дифференциального каскада 1, а также первым 8 и вторым 9 входами выходного дифференциального каскада 10, реализованного на первом 11 и втором 12 выходных транзисторах и источнике опорного тока 13 в их общей эмиттерной цепи, причем база первого выходного транзистора 11 выходного дифференциального каскада 10 является его первым входом 8, соединенным с коллектором первого входного транзистора 2 входного дифференциального каскада 1, а база второго выходного транзистора 12 выходного дифференциального каскада 10 является его вторым входом 9, соединенным с коллектором второго входного транзистора 3 входного дифференциального каскада 1, подсхему нагрузки 14.

Существенный недостаток известного устройства состоит в том, что он имеет недостаточно высокую крутизну преобразования входного напряжения в выходной ток, что обусловлено шунтирующим влиянием выходного дифференциального каскада на его работу. Это не позволяет создавать на основе известного преобразователя аналоговые микросхемы с повышенным усилением.

Основная цель предлагаемого изобретения состоит в повышении крутизны преобразования входного напряжения в выходной ток без изменения общего токопотребления.

Поставленная цель достигается тем, что в известном преобразователе фиг.1, содержащем входной дифференциальный каскад 1, реализованный на основе первого 2 и второго 3 входных транзисторов, между эмиттерами которых включен масштабный резистор 4, а кроме этого эмиттеры связаны с первым 5 и вторым 6 источниками опорного тока, симметричную цепь нагрузки 7 входного дифференциального каскада 1, связанную с коллекторами входных транзисторов 2 и 3 входного дифференциального каскада 1, а также первым 8 и вторым 9 входами выходного дифференциального каскада 10, реализованного на первом 11 и втором 12 выходных транзисторах и источнике опорного тока 13 в их общей эмиттерной цепи, причем база первого выходного транзистора 11 выходного дифференциального каскада 10 является его первым входом 8, соединенным с коллектором первого входного транзистора 2 входного дифференциального каскада 1, а база второго выходного транзистора 12 выходного дифференциального каскада 10 является его вторым входом 9, соединенным с коллектором второго входного транзистора 3 входного дифференциального каскада 1, подсхему нагрузки 14, предусмотрены новые элементы и связи - в схему введены первый 15 и второй 16 дополнительные транзисторы, коллекторы которых связаны с подсхемой нагрузки 14, эмиттер первого дополнительного транзистора 15 связан с коллектором первого выходного транзистора 11 выходного дифференциального каскада 10, база подключена ко второму источнику опорного тока 6, эмиттер второго дополнительного транзистора 16 соединен с коллектором второго выходного транзистора 12 выходного дифференциального каскада 10, а база подключена к первому источнику опорного тока 5.

Схема заявляемого устройства показана на фиг.2.

На фиг.3, фиг.4 и фиг.5 представлены варианты построения симметричной цепи нагрузки 7 входного дифференциального каскада 1.

На фиг.6 показана схема известного преобразователя «напряжение-ток» фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на чертеже фиг.7 - зависимость крутизны преобразования входного напряжения в выходной ток для заявляемого (фиг.2) и известного (фиг.6) устройств при одних и тех же параметрах цепи нагрузки 7 и статических режимах.

Преобразователь «напряжение-ток» фиг.2 содержит входной дифференциальный каскад 1, реализованный на основе первого 2 и второго 3 входных транзисторов, между эмиттерами которых включен масштабный резистор 4, а кроме этого эмиттеры связаны с первым 5 и вторым 6 источниками опорного тока, симметричную цепь нагрузки 7 входного дифференциального каскада 1, связанную с коллекторами входных транзисторов 2 и 3 входного дифференциального каскада 1, а также первым 8 и вторым 9 входами выходного дифференциального каскада 10, реализованного на первом 11 и втором 12 выходных транзисторах и источнике опорного тока 13 в их общей эмиттерной цепи, причем база первого выходного транзистора 11 выходного дифференциального каскада 10 является его первым входом 8, соединенным с коллектором первого входного транзистора 2 входного дифференциального каскада 1, а база второго выходного транзистора 12 выходного дифференциального каскада 10 является его вторым входом 9, соединенным с коллектором второго входного транзистора 3 входного дифференциального каскада 1, подсхему нагрузки 14. В схему введены первый 15 и второй 16 дополнительные транзисторы, коллекторы которых связаны с подсхемой нагрузки 14, эмиттер первого дополнительного транзистора 15 связан с коллектором первого выходного транзистора 11 выходного дифференциального каскада 10, база подключена ко второму источнику опорного тока 6, эмиттер второго дополнительного транзистора 16 соединен с коллектором второго выходного транзистора 12 выходного дифференциального каскада 10, а база подключена к первому источнику опорного тока 5.

Симметричная цепь нагрузки 7 входного дифференциального каскада 1, представленная на фиг.3, содержит р-n переходы 15 и 16, общий узел которых соединен с источником напряжения смещения 17.

На фиг.4 показан другой вариант построения симметричной цепи нагрузки 7 входного дифференциального каскада 1, которая содержит р-n переходы 18 и 19 и дополнительный резистор 20.

В частном случае (фиг.5) симметричная цепь нагрузки 7 входного дифференциального каскада 1 может содержать два вспомогательных резистора 21 и 22.

Рассмотрим работу заявляемого устройства фиг.2.

Отрицательное приращение входного напряжения (u вх<0) вызывает увеличение потенциала u a относительно общей шины. Как следствие, ток базы транзистора 11 уменьшается на величину iб11=i 8 - транзистор 11 подзапирается, а эмиттерный и, следовательно, коллекторный ток транзистора 12 увеличивается

i э12=iэ1=iэ=(1+ 11)i8

iк12=iэ16= 12iэ12= 12(1+ 11)i8.

Поэтому ток базы транзистора 16 растет на величину



Приращение iб16 поступает в эмиттер, а затем в коллектор транзистора 2



Поэтому в узле «А» происходит почти полная взаимная компенсация приращений токов i8 и i к2:

i A=i8-iк2 =i8(1-Ti8),

где 

С другой стороны в узле «В» обеспечивается аналогично компенсация составляющих токов базы транзистора 12 (i 9) и коллектора транзистора 3 (iк3 ):

i B=i9(1-Ti9 ),

где 

Таким образом, в схеме фиг.2 при T i9=1 и Ti8=1 компенсируется влияние входных токов выходного дифференциального каскада 10 на работу входного каскада 1. Это позволяет получить от первого каскада 1 предельно высокие значения коэффициента усиления по напряжению, который определяется отношением сопротивлений резисторов нагрузки 7 и резистора 4. Как следствие, это повышает крутизну преобразования входного напряжения в выходной ток преобразователя.

Если в качестве симметричной нагрузки применяются р-n переходы (фиг.3, фиг.4), то в схеме такого преобразователя ослабляется влияние выходного каскада 10 на погрешность устройства.

Полученные выше выводы подтверждаются результатами (фиг.7) моделирования предлагаемой (фиг.2) и известной (фиг.6) схем в среде PSpice - крутизна преобразования увеличивается более чем в 15 раз без ухудшения энергетических параметров.

Литература

1. Патент США №5.666.888.

2. Патент США №5.767.741.

3. Патентная заявка 20020053935.

4. Патент США №5.550.512.

5. Патент США 5.256.984.

6. Патент США №4.439.696.

7. А.св. СССР 600545.

8. Патент США 5.389.893.

9. Патент США 5.914.639.

10. Патент США 5.521.544.

11. Патент США №4.721.920.

12. Патентная заявка 20040251965 А1.

13. Патент США №5.065.112.

14. Патент США №5.521.544.

15. Патент США №4.288.707.

16. Патент США №5.774.020.

17. Патент США №4.498.053.

18. Патент США №5.610.547, фиг.19.

19. Патент США №6.369.618, фиг.2.

20. Патент США №6.111.463, фиг.1.

21. Патент США №5.610.547.

22. Патент США 4.385364.




ФОРМУЛА ИЗОБРЕТЕНИЯ


Преобразователь «напряжение-ток», содержащий входной дифференциальный каскад (1), реализованный на основе первого (2) и второго (3) входных транзисторов, между эмиттерами которых включен масштабный резистор (4), а, кроме этого, эмиттеры связаны с первым (5) и вторым (6) источниками опорного тока, симметричную цепь нагрузки (7) входного дифференциального каскада (1), связанную с коллекторами входных транзисторов (2) и (3) входного дифференциального каскада (1), а также первым (8) и вторым (9) входами выходного дифференциального каскада (10), реализованного на первом (11) и втором (12) выходных транзисторах и источнике опорного тока (13) в их общей эмиттерной цепи, причем база первого выходного транзистора (11) выходного дифференциального каскада (10) является его первым входом (8), соединенным с коллектором первого входного транзистора (2) входного дифференциального каскада (1), а база второго выходного транзистора (12) выходного дифференциального каскада (10) является его вторым входом (9), соединенным с коллектором второго входного транзистора (3) входного дифференциального каскада (1), подсхему нагрузки (14), отличающийся тем, что в схему введены первый (15) и второй (16) дополнительные транзисторы, коллекторы которых связаны с подсхемой нагрузки (14), эмиттер первого дополнительного транзистора (15) связан с коллектором первого выходного транзистора (11) выходного дифференциального каскада (10), база подключена ко второму источнику опорного тока (6), эмиттер второго дополнительного транзистора (16) соединен с коллектором второго выходного транзистора (12) выходного дифференциального каскада (10), а база подключена к первому источнику опорного тока (5).